# KOREAN PATENT PUBLICATION

(1) Patent number: 10-0200687

(2) Patent Publication Date: June 15, 1999

(3) Patent Date: March 11, 1999

(4) Application number: 10-1995-0042624

(5) Filing Date: November 21, 1995

(6) Applicant: SAMSUNG ELECTRONICS CO., LTD.

(7) Inventor: KIM, YOUNG SIK

(8) Title of Invention: SEMICONDUCTOR DEVICE WITH NEW PAD LYAER

(9) Abstract:

This invention disclose a semiconductor device with a new type pad layer. The semiconductor device with a pad layer as a component element in accordance with the invention, the pad layer is consist of a upper layer and a lower layer, the lower layer is a number of a conductor pattern separated each other that filled their between with a isolation film pattern with a concave surface, the upper layer is contact with the number of the conductor pattern and the isolation film pattern, and its surface area is enlarger than a plane because its surface is the same with a surface consist of the lower layer and the isolation film pattern.

Therefore, by the invention, a effective area is enlarger than a typical area, because the surface of the pad layer don't have a typically even surface, but have the surface type(by example, concavo and convex) that its effective area is enlarge. Therefore, Although the invention use a wire bonding method similarly with the prior art, a adhesive power for bonding the wire and a upper metal film is increased, because a effective area is enlarge by a fine concavo and convex formed on a upper surface of the pad layer.

# 한국등록특허 제0200687호(1999.06.15) 1부.

10-0200687

# (19) 대한민국특허청(KR)

## 引用例の写し

# (12) 등록특허공보(B1)

(51) Int. CI.* FOIL 21/48		(45) 공고일자 (11) 등록번호	1999년06월15일 10-0200687
(21) 출완변호 (22) 출완일자	10-1395-0042524 1995년 11월 21일	(65) 공개번호 (43) 공개인자	독 1997-0030521 1997년 06월 26일

(73) 특허권자

삼성전자주식회사 요즘용

경기도 수원시 잘달구 때만3둘 416 김용식

(72) 달당자

서울특별시 성목구 증임1등 44-22 8/3

(74) 메리인

권석합, 노민식, 이용필

MAN : PAC


## (54) 시교유 교도측을 구내하는 반도치장치

)

본 단영은 새로운 현태의 패도충을 구비하는 반도체장치에 관해 개시한다. 본 말명에 의한 반도체장치는 패도충을 한 구성요소로써, 구비하는 반도체장치에 있어서, 상기 패도움은 하부층과 상부층으로 구성되어 있되, 상기 하부층은 소청간격 이격된 복소개의 도전층 패턴으로써 그 시에에 표면에 오독한 것인의 패턴 이 채워져 있고, 상기 상부층은 상기 복수개의 도전층 패턴 및 상기 절연의 패턴과 점속되어 있으며 상기 하부슨 및 상기 절면의 패턴으로 이루어지는 표면과 동양한 표면 현태를 이루고 있어 평면로다 표면적이

따라서 본 탑영에 의하면, 해도송의 표면을 중래와 많이 평탄한 면으로 구비하지 않고, 유효면적을 넓게 한 표면형태(예컨대, 요험)로 구비합으로써, 중래에 비해 증가된 유효면적을 참보한다. (따라서 본 말량은 중에 기술에서 사용하는 것과 동합한 와이다면당합법을 사용하더라도 해도움의 상부표면에 협성된 미세한 요청에 의한 유효면적이 확대되어 본당을 위한 와이다와 해도움의 상부 공식막사이의 부칙력을 증가시킨 다.

#### CIS.



## BUN

[말명의 명정]

시로운 패드함을 구입하는 반도된장치

[도면의 간단한 설명]

제1도는 좀레 기술에 되한 돼드횽을 구비하는 반도체감치의 단면도이다.

제2도는 큰 말명에 의한 패도충돌 구비하는 반도체장치의 단면도이다.

• 도면의 주요부분에 대한 부호의 설명

48 : 반도체기관

48. : 패드 하투출

50 : 표도 상부등

1-0-0209567

[발달의 상체한 설명]

은 담영은 새로운 해도(pod)등 구비하는 반도했장치에 관한 것으로써, 특히 해도표면의 유효면적을 크게 하는 해도를 구비하는 반도제장치에 관한 것이다.

반도체장처의 고장적화에 따라 동안면적에 보다 많은 수의 트랜지스터를 제조하는 것이 가능해지고 이동 러 다양한 기능의 반도체장치를 제조하는 것이 가능하게 되었다. 다양한 기능을 갖는 반도체장치의 제조 음 위해서는 많은 수의 소자를 집작시키는 것뿐만 아니라 되는 및 장치들과 전기적 연결을 위한 본의 수도 말인적으로 증가하므로 편과 참의 연결을 위한 와이에 독등(학자 60mg)공장도 점점 대권회진다. 편의 수도 증가시키기 위해서는 본탈패도와 본당 와이어의 크기를 작게하여야 하나 본당 말이라와 본당패도의 전략적이 유해지는 문제점이 있다. 정착력을 크게하기 위해서는 접속면적을 크게하여야하나 크게할 경우 절력도가 낮아진다.

상순한 패도층을 짧은하는 중래 기술에 의한 앞여덟 참부된 도면과 함께 상세하게 설명한다.

제1도는 중래 기술에 의한 제도층을 구비하는 반도체장치의 단면도이다.

본 도면을 참조하여, 패도형의 형태와 반도체장치내에서 이를 화도층이 어떤 역합을 하는지 않아된다.

전 도면을 참조하며, 교도 등의 형태와 반도체장치내에서 이를 파도층이 다던 역합을 하는지 얼마된다.
먼저, 페도층을 구남하는 본 도면에 도시된 반도체장치는 팬 아라에는 반도체기관(10)을 구방하고 있고
고 위에는 여러 가지 구조름을 구남하고 있다. 구조름은 다음과 같이 구성된다. 즉, 반도체기관(10)2면에 현성된 항도산호막(12)에 있고, 필드산호막(12) 성에는 제1 번역 역(14)이 면성되어 있다. 여기서 반도 제기관(10) 상에는 도면에는 나타내지 않았지만, 반도체장치을 구성하는 각종 소자를 예전데, 토랜지스터 나 커피시터 및 비트라인 등이 일반적인 방법으로 항성되어 있다. 제1 작업시 제1 법연막(14) 상에는 한정된 일부양역에 제1 도전호(16)이 청선되어 있다. 제1 도건호(16)은 급속 막(동상 등부미늄막으로 현성되어 있다. 제2 도건호(16)은 급속 막(동상 등부미늄막으로 현성되어 있다. 제2 도건호(16)의 로급에는 제1 도건호(16)의 모급에는 평안에는 전체가 광명하게 형성되어 있다. 제2 도건호(16)의 보증된 부분과 이 부분과 경기되는 제2 경면막(16)에 제1 등 연당(14) 전략에 현성되어 있다. 제3 도전호(16)의 보증된 부분과 이 부분과 경기되는 제2 경면막(16)에 있다 연안 같은 제2 전략(16)의 있다. 제3 도전호(16)의 보증된 부분과 이 부분과 전체가 광명하게 형업되어 있다. 제3 도전호(16)의 보증된 부분과 인수를 제2 한다는 제2 경면막(16)의 인무역(14) 전략에는 결과을 전략에는 제2 도전호(16)의 보험되어 있다. 대3 로전막(16)의 보험되어 있다. 대4 로전막(16)의 보험되어 있다. 제2 로전호(16)의 표면의 보험의 등리적, 처리적인 순소으로부터 되는 역담을 하는 것으로 보험되어 평향한 면든 이루고 있다. 보안 보도되었다면 명칭 하는 것으로 보험되어 평향한 면든 이루고 있다. 보안 보통은 인의의 제2 모든 보도되었다면 이와 같이 제2 도전호(20)의 파도총으로 사용하으로써, 판도화장치 내부의 미세한 소자들과 관점 외부와이어를 연결하여 하는 여러움을 들어주고, 문항의 목장에 목장하고 된 기반에 의한 패도총을 기세한 소자들이 되부 의이어와 강화되는 문결연점을 즐거시되는 수단이 되기도 한다.

이와 같은 많은 잇점이 있은에도 불구하고 중래 기술에 의한 팬드용을 구비하는 반도체장치는 패드용으로 사용되는 제2 도전층의 외부 90(여와 경화되는 표면이 평란호되어 있으므로, 접속면적이 외부 와이어의 경송면적에 비관한다. 따라서 반도체장치가 고결적화됨에 따라 패드용 즉, 제2 도전속의 노름된 영역이 작을 경우 90(여의 부적력이 작아자게 된다. 이의 같은 상황에서는 외부전성공급에 되어서 완벽한 공급 이 성류게 되고 접속부모에는 저렇이 커져서 결국에는 반도체장치는 용작을 할 수 없게 된다.

따라서 본 방법의 목적은 상숙한 중래 가야미 갖는 문제경을 해결하기 위한 것으로써, 유호 전축면적을 크게감 수 있는 파트슬론 구비하는 반도체장처음 제공함에 있다.

살기 외격을 당성하기 위하여, 등 당명에 의한 채로운 해도움을 구비하는 반도체장치는 패도용을 한 구성 요소로써 구비하는 반도체장치에 있어서, 상기 패도움은 정면보다 프면적이 넓은 표면한테랑 구비한다.

물 당길에 되한 패도흔들 구비하는 반도체장치를 이용함 경우, 패도속의 표면을 증권의 많이 평란한 면으로 구비하지 않고, 요청을 갖는 표면으로 구비한으로써, 중래에 비해 증기된 유효면적을 확보할 수 있다. 따라서 본 말림은 중권 기술에서 사용하는 것과 동양한 와이어본당방병을 사용하더라도 패도속의 상부표 면에 청성된 미세한 요청에 의한 유효면적이 했다되어 코딩을 위한 웨이어의 패도속의 상부 공속약사이의 공격적인 부적적을 준가시킨다.

이라, 본 달명에 의한 새로운 패드층을 구비하는 반도체장치를 철부된 도면과 함께 상세하게 설명한다.

이야, 한 환경에 되면 제도로 패트병을 구비하는 반도체공처의 "반면도이다. '도면을 참조하면, 본 말씀에 의한 제2도는 본 방송에 의한 교도층을 구비하는 반도체공처의 "반면도이다. '도면을 참조하면, 본 말씀에 의한 제도을 대는 함을 구비하는 반도체 공처는 다음과 같은 구성소를 구비하고 있다. 상기 반도체 기근(40) 상에는 집도 산화막(42)을 포함하는 반도체기관(40) 전 반대 제 참면막(44)이 청성되어 있다. 상기 제1 참면막(44)은 충간활연막이다. 상기 제1 참면막(44)이 청성되어 있다. 상기 제1 참면막(44)은 충간활연막이다. 상기 제1 참면막(44)이 청성되어 있다. 상기 제1 참면막(44)은 충간활연막이다. 상기 제1 참면막(44)이 청성되어 있는데, 상기 제1 참면막(45) 소의 반면된 함보으로 구성된다. 상기 제1 보건을 대한(45)은 공속을으로써, 본상 말이 당층으로 구성한다. 또한 상기 제1 도전층 대한(46)은 공속을으로써, 본상 말이 당층으로 구성한다. 또한 상기 제1 도전층 대한(46)은 경속을으로써, 본상 말이 당층으로 구성한다. 또한 상기 제1 도전층 대한(45)을 표도등의 하부층의 함께 대도층을 구성한다. 한의상 성기 제1 도전층 대한(45)을 표도등의 하부층의 함께 대도층을 구성한다. 한의상 성기 제1 도전층 대한(45)을 대도등의 하부층의 함께 되는층을 가득층의 하부층의 함께 되는층을 보면, 한정된 영역에 함정 간격 이국된 중문의 도전층 대한(45) 즉. 대도층의 하부층의 참 성된 모양을 보면, 한정된 영역에 함정 간격 이국된 중문의 도전층 패턴이 복수개 청성되어 있다. 성기 성된 모양을 보면, 한정된 영역에 함정 간격 이국된 중문의 도전층 패턴이 복수개 청성되어 있다. 성기

10-0200667

하부음의 두대 및 이력거리는 상기 본 말음의 요약부에서 기술하였으므로 생략한다.

성기 제1 젊은막(44) 상에 성기 하부흥(46)의 패드층으로 사용할 부분읍 노출시키는 제2·중은막(48)이 행성되어 있고, 성기 6부흥(46)의 노출된 부분 사이에는 제2 젊은막 패턴(466)이 제외제 있다.

상기 제2 점면막(48) 및 삼기 제2 정연막 패턴(480)은 다음과 같은 공정으로 병성된다.

즉. 성기 하부훈(46)를 형성한 다음, 성기 하부훈(46)에 형성된 성기 제1 젊은학(44) 전면에 제2 협연약 (48)을 형성하고 에어서 삼기 하부훈(46)의 외부명역을 노동시키는 사건식각공장을 설치한다.

이러한 사진성각공장에 약해, 상기 하부음(46) 사이에 채워진 상기 제2 출연탁 해틴(486)의 표면은 광탄 하지 않은 형태(예컨대, 오루한 성태)가 된다.

이렇게 형성된 성기 하부층(45)과 상기 제2 확인막 화달(46)이 미루는 정말하지 않은 표면형태는 다음에 구성되는 제2 도전층 해택(이것을 편의상 패드층의 상부층이라 한다)의 표면형태를 경쟁한다.

계속해서 생기 자2 절면막(46) 상에 생기 하부출(46), 즉 생기 저1 도전층 패턴(46) 및 생기 제2 절면막 패턴(46)과 접욕되는 제2 도전층 패턴(50)이 형성되어 있다. 생기 제2 도전층 패턴(50)은 패드슨의 생부 속이다.

성기 성부출(50)에는 성기 하부증(46)과 하부청(46)을 구성하는 도전을 패턴사이에 채워진 제2 전염막 패턴(46)으로 이후어지는 표면형태가 그대로 전사되어 형성되다 있다. (GCHA 성기 상부용(50)의 성부표면을 확인하지 않은 표면(요청)을 구비한다. 계속64시 상기 상부흥(50)의 노력부분(10)을 제외한 상기 제2 할면학(46) 전만에는 제3 절면학(52)에 형성되어 있다. 상기 제3 절면학(52)을 반도계소자을 옮리며 또는 화전적인 및부 환경으로부터 보호하는 보호적인다. 상기 성부흥(50)의 노력된 부두(0)을 반도계소자가 와이어덕일(\*ire bonding)되는 영역(0) 부분을 해도 한(\*Pad sinder)이라 하고 또만 표시된다(이다. 제2도에 도시된 비의 같이 본 불명에 의한 상기 패드형(0)은 증권 기술에 의한 패드형을 나타내는 제1도와 비교하면 때, 표면의 형태가 용단하지 있고 요찰형태로 청성되고 있다. 경과적으로 해도왕(0)의 크기는 증권적 문 전에, 그각 의 경우를 만들게제조용장에서 목소계의 급속해선 호흡 구현할 경우이 있다서, 각각 현상부 급속해선과 그 마관의 하부해선에도 적용함 수 있다.

이상, 기술한 바닷 할때 본 말면은 파도슬을 구성하는 정부 및 하부층은 각각 그 표면의 할래가 당단하지 않은 형태로 현성된다. 따라서 중래보다 팀은 유효표면적을 확보한다.

교 발명에 의한 패드층을 구비하는 반드체장치류 미용함 공우, 패드등의 포면을 존래와 같이 충탄한 면도로 구비하지 않고, 유효포면적을 날개한 프면형태(예컨대, 요설)로 구비한으로써, 중에에 비해 증가된 유 보면적을 학보한다. 따라서 본 발명은 존해 기술에서 사용하는 것과 중위한 와이어된국방법을 사용하다라 도 패드들의 상부표면에 행성된 미세한 요설에 의한 유효연적이 확대되어 본당을 위한 와이어와 패드층의 상부 중심탁사이의 부탁력을 증가시킨다.

든 달병은 살기 설시에에 한정되지 않으며, 많은 반당이 본 달병의 기술적 사상내에서 당분이에서의 통상 의 자식을 가진지에 의하며 실시기능함은 명박하다.

#### (5) 원구의 의원

## 성구한 1

파도받음 한 구성요소로써, 구비하는 반도체장치에 있어서, 상기 파도축은 하녹호과 상부들으로 구성되어 있되, 상기 하부용은 소청간격 이격된 목수개의 도전층 패턴으로써 그 사이에 표면이 외국한 점연약 파턴 이 개워져 있고, 상기 성부율은 상기 목수개의 도전층 패턴 및 상기 절연약 패턴과 접촉되어 있으며 승기 하부층 및 상기 절연약 패턴으로 이루어지는 포연과 등당한 표면 형태를 이루고 있어 평편보다 표면적이 당은 것을 복장으로 하는 새로운 파도들을 구비하는 반도체장치.

### 일구한 2

제 한해 있어서, 상기 상부층 및 상기 하는 윤일 도전화 화면은 각각 반도체 제조공청에서 구한되는 목수 ,재의 공속배선 한국 최상부의 공수배선과 그 마래의 하부 공속배선인 것을 통장으로 하는 새로운 했도한함 구대하는 반도계장치.


### 연구한 5

'제한에 있어서, 삼기 표면적이 넓은 표면형태라 향은 규칙적인 요출형 표면형태인 것을 특징으로 하는 반도체장치.

C 11

10-0200587

£01



5**2**02

